

# ARHITECTURA MICROPROCESOARELOR DLX

## 1. Scopul lucrării

Lucrarea de față prezintă arhitectura procesorului didactic virtual DLX, setul de instrucțiuni și modurile de adresare ale acestuia.

## 2. Memento teoretic

DLX-ul este un microprocesor didactic care a fost conceput pe baza unor teste executate pe o serie de microprocesoare comerciale cu o filosofie asemănătoare cu cea a DLX-ului. (de ex. MIPS, SPARC, etc.)

Setul de instrucțiuni al acestui microprocesor ca și al precursorilor lui se bazează pe o serie de considerații generale privitoare la caracteristicile microprocesoarelor moderne actuale RISC cum ar fi:

- registrii de uz general cu o arhitectură LOAD-STORE
- suport pentru modurile de adresare :
  - indexat (cu un offset de adresă de 12 sau 16 biți)
  - imediat (operandul este o constantă pe 12 sau 16 biți)
  - registru (operandul se află într-un registru general)
- suport pentru instrucțiuni simple de tip: load, store, add, subtract, move registru, and, shift, compare equal, compare not equal, branch (cu o adresă relativă la PC de dimensiune cel puțin 8 biți), jump, call, return.
- suport pentru tipuri de date pe 8, 16, 32 pentru întregi și 64 biți conforme cu standardul IEEE 754 pentru virgula flotantă.

- în funcție de opțiune suport pentru codificare fixă a instrucțiunilor în caz ca se optează pentru performanță și codificare variabilă dacă se optează pentru cod redus.
- punerea la dispoziție a cel puțin 16 registre de uz general (în general se folosesc pe 32 de biți) pe lângă o serie de registre separați pentru operații în virgulă flotantă precum și asigurarea ca toate modulele de adresare se pot aplica tuturor tipurilor de transfer de date
- urmărirea obținerii unui set de instrucțiuni minimal.

În concordanță cu aceste criterii-cerințe, DLX-ul le adoptă în felul următor:

- set de instrucțiuni simplu de tip LOAD-STORE
- proiectat pentru o structură PIPELINE eficientă incluzând o codificare fixă a setului de instrucțiuni
- eficiență în rularea compilatoarelor

DLX oferă un model arhitectural bun pentru studiu nu doar datorită recente popularități al acestui tip de mașină dar și datorită arhitecturii simple și inteligibile.

### **3. Desfășurarea lucrării**

#### **Registrii microprocesorului DLX**

DLX-ul are un set de 32 de registre generali (GPR) pe 32 de biți denumiți R0, R1,...R31. Adicional mai există și un set de registre de virgulă flotantă (FPR) care pot fi folosiți registre pe 32 de biți în simplă precizie sau ca perechi (par-impar) pentru valori în dublă precizie. Registrul pentru virgulă flotantă pe 64 de biți sunt denumiți F0, F1...F30. Sunt admise operațiile pe 32 și 64 de biți. Valoarea lui R0 este întotdeauna 0 (cablat la masă – caracteristică de altfel

comuna tuturor microprocesoarelor RISC). Exista câtiva registri speciali care pot fi convertiti în si din registrii de întregi (*Exemplu*: registrul de stare în virgula mobila folosit la pastrarea rezultatelor în virgula mobila). Exista de asemenea instructiuni pentru transferul între FPR si GPR.

## **Tipuri de date**


Datele sunt pe 8 biti, 16 biti (semicuvânt) si pe 32 de biti (cuvânt) pentru operanzi întregi si 32 de biti simpla precizie si 64 de biti dubla precizie pentru operanzi în virgula mobila. Suportul pentru semicuvinte au fost adaugat pentru ca ele se regasesc în limbaje ca C si în sisteme de operare datorita faptului ca aici se urmareste o dimensionare cât mai economica a structurilor. Operanzi în virgula flotanta simpla precizie au fost adaugati din aceleasi ratiuni. Operatiile lui DLX se pot efectua pe operanzi întregi de 32 de biti si pe operanzi de 32 si 64 de biti în virgula flotanta. Operanzii pe octet sau semicuvânt sunt încarcati în registri urmati fiind de umplerea cu zerouri sau cu bitul de semn a locatiilor libere ramase din cei 32 de biti ai registrului. Odata încarcati acesti operanzi se vor comporta ca un operand pe 32 de biti.

## **Moduri de adresare la DLX**

Singurile moduri de adresare suportate de catre DLX sunt cele imediat si respectiv indexat, ambele cu deplasamentul pe 16 biti. Modul de adresare direct registru se poate emula prin folosirea modului imediat cu valoarea zero în câmpul de deplasament pe 16 biti, iar modul de adresare absolut (direct) se poate emula prin folosirea modului indexat folosind registrul R0 ca registru de index. Astfel se pot folosi toate cele patru moduri de adresare majore desi fizic sunt suportate doar doua.

Memoria lui DLX este adresabila cu o adresa de 32 de biti. Fiind o arhitectura de tip LOAD-STORE toate accesele la / de la memorie se fac prin astfel de transferuri. Suportând tipurile de date descrise anterior, accesele la memorie care implica registri generali GPR se pot face pe octet, semicuvânt si cuvânt. Registrarii pentru operanzii în virgula flotanta pot fi cititi sau scrisi din / în memorie folosind cuvinte în simpla si dubla precizie. Toate accesele la memorie trebuie aliniate.

## Formatul instructiunii la DLX



**Figura 1.** Formatul instructiunii

Formatul instructiunii este proiectat în asa fel încât sa asigure o decodificare optima si o functionare rapida a structurii pipeline. Setul de instructiuni este ortogonal pe 32 de biti cu un OPCODE primar de 6 biti. Acest format permite un

deplasament de 16 biti folosit ca index, constanta imediata sau adresa relativa (la PC ) de salt.

## Instructiunile DLX

DLX-ul suporta o lista de instructiuni simple mentionate anterior si în plus alte câteva. Exista patru clase de baza în care se pot împartii instructiunile: LOAD-STORE, ALU, salturi si instructiuni de comparare si instructiuni în virgula flotanta. Pentru toate aceste operatii oricare dintre cei 32 de registrii generali poate fi folosit cu specificarea faptului ca încarcarea lui R0 cu orice valoare ramâne fara efect. Valorile în virgula flotanta simpla precizie vor ocupa un singur registru în simpla precizie iar un operand în dubla precizie va ocupa o pereche de registri. Conversia între simpla si dubla precizie trebuie facuta în mod explicit.

În continuare se va arata un exemplu pentru instructiunile de tip load –store.

| Example instruction | Instruction name   | Meaning  |
|---------------------|--------------------|--|
| LW R1, 30 (R2)      | Load word          | $\text{Regs}[\text{R1}] \leftarrow_{32} \text{Mem}[\text{30} + \text{Regs}[\text{R2}]]$  |
| LW R1, 1000 (R0)    | Load word          | $\text{Regs}[\text{R1}] \leftarrow_{32} \text{Mem}[\text{1000} + 0]$   |
| LB R1, 40 (R3)      | Load byte          | $\text{Regs}[\text{R1}] \leftarrow_{32} (\text{Mem}[\text{40} + \text{Regs}[\text{R3}]]_0)^{24} \text{##} \text{Mem}[\text{40} + \text{Regs}[\text{R3}]]$  |
| LBU R1, 40 (R3)     | Load byte unsigned | $\text{Regs}[\text{R1}] \leftarrow_{32} 0^{24} \text{##} \text{Mem}[\text{40} + \text{Regs}[\text{R3}]]$   |
| LH R1, 40 (R3)      | Load half word     | $\text{Regs}[\text{R1}] \leftarrow_{32} (\text{Mem}[\text{40} + \text{Regs}[\text{R3}]]_0)^{16} \text{##} \text{Mem}[\text{40} + \text{Regs}[\text{R3}]] \text{##} \text{Mem}[\text{41} + \text{Regs}[\text{R3}]]$ |
| LF F0, 50 (R3)      | Load float         | $\text{Regs}[\text{F0}] \leftarrow_{32} \text{Mem}[\text{50} + \text{Regs}[\text{R3}]]$  |
| LD F0, 50 (R2)      | Load double        | $\text{Regs}[\text{F0}] \text{##} \text{Regs}[\text{F1}] \leftarrow_{64} \text{Mem}[\text{50} + \text{Regs}[\text{R2}]]$   |
| SW 500 (R4), R3     | Store word         | $\text{Mem}[\text{500} + \text{Regs}[\text{R4}]] \leftarrow_{32} \text{Regs}[\text{R3}]$   |
| SF 40 (R3), F0      | Store float        | $\text{Mem}[\text{40} + \text{Regs}[\text{R3}]] \leftarrow_{32} \text{Regs}[\text{F0}]$  |
| SD 40 (R3), F0      | Store double       | $\text{Mem}[\text{40} + \text{Regs}[\text{R3}]] \leftarrow_{32} \text{Regs}[\text{F0}];$<br>$\text{Mem}[\text{44} + \text{Regs}[\text{R3}]] \leftarrow_{32} \text{Regs}[\text{F1}]$                                |
| SH 502 (R2), R3     | Store half         | $\text{Mem}[\text{502} + \text{Regs}[\text{R2}]] \leftarrow_{16} \text{Regs}[\text{R3}]_{16..31}$  |
| SB 41 (R3), R2      | Store byte         | $\text{Mem}[\text{41} + \text{Regs}[\text{R3}]] \leftarrow_8 \text{Regs}[\text{R2}]_{24..31}$  |

**Figura 2.** Instructiunile de tip Load-Store la DLX

Pentru o înțelegere mai buna a notatiilor din tabelul anterior sa consideram exemplul urmator:

$$\text{Regs}[\text{R10}]_{16..31} \leftarrow_{16} (\text{Mem} [\text{Regs}[\text{R8}]]_0)^8 \text{ ## Mem}[\text{Regs}[\text{R8}]]$$

Semnificatia acestuia este: octetul de la adresa de memorie specificata de continutul lui R8 cu o extensie de semn la 16 biti si este mai apoi încarcat în jumatatea inferioara a lui R10 (jumatarea superioara ramânând neschimbata).

De asemenea, toate instructiunile ALU sunt de tip registru-registru. Acestea includ adunari, scaderi, operatii logice de tip AND, OR, XOR precum si deplasari. De asemenea este posibila folosirea adresarii imediate a tuturor acestor forme împreuna cu o extensie de semn pe 16 biti. Operatiile de tip LHI încarca jumatarea superioara a registrului în timp ce pune la zero pe cea inferioara. Aceasta facilitate ofera posibilitatea construirii unei constante de 32 de biti prin doua instructiuni distincte. Încarcarea unei constante este o simpla adunare a constantei cu registrul R0 si de asemenea o instructiune de tip *move* registru-registru este tot o adunare unde una din surse este registrul R0. Exista si instructiuni de comparare: <, >, ≤, ≥, ≠, =. Daca conditia este îndeplinita se seteaza 1 în registrul destinatie altfel se plaseaza 0.

| Example instruction | Instruction name             | Meaning  |
|---------------------|------------------------------|--|
| ADD R1, R2, R3      | Add                          | $\text{Regs}[\text{R1}] \leftarrow \text{Regs}[\text{R2}] + \text{Regs}[\text{R3}]$                          |
| ADDI R1, R2, #3     | Add immediate                | $\text{Regs}[\text{R1}] \leftarrow \text{Regs}[\text{R2}] + 3$   |
| LHI R1, #42         | Load high immediate          | $\text{Regs}[\text{R1}] \leftarrow 42 \text{ ## } 0^{16}$  |
| SLLI R1, R2, #5     | Shift left logical immediate | $\text{Regs}[\text{R1}] \leftarrow \text{Regs}[\text{R2}] \ll 5$   |
| SLT R1, R2, R3      | Set less than                | if (Regs[R2] < Regs[R3])<br>$\text{Regs}[\text{R1}] \leftarrow 1$ else $\text{Regs}[\text{R1}] \leftarrow 0$ |

**Figura 3.** Exemple de instrutiuni aritmetico-logice

Exista, de asemenea, instructiuni de ramificatie si salt. Din cele patru tipuri de instructiuni de salt, doua folosesc un offset de 26 de biti cu semn care se adauga PC-ului instructiunii urmatoare din secventa determinând astfel adresa destinatie. Salturile sunt tot de doua tipuri: **Plain jump** (salt simplu) si **Jump and**

**link** (salt cu legatura- folosit în cazul instructiunilor de tip CALL- apel de procedura- acesta din urma plaseaza adresa de revenire în registrul R31).

Instructiunile de ramificatie sunt toate conditionale. Conditia de ramificatie este specificata de catre instructiunea care testeaza registrul sursa daca e sau nu zero; registrul poate contine o valoare data sau rezultatul unei operatii de comparare. Adresa de ramificatie este specificata ca un offset pe 16 biti cu semn care este adaugat PC-ului instructiunii urmatoare din secventa de program. În figura 4 se exemplifica acest tip de instructiuni.

| Example instruction | Instruction name       | Meaning   |
|---------------------|------------------------|---|
| J     name          | Jump                   | $PC \leftarrow \text{name}; ((PC+4)-2^{25}) \leq \text{name} < ((PC+4)+2^{25})$                             |
| JAL   name          | Jump and link          | $R31 \leftarrow PC+4; PC \leftarrow \text{name}; ((PC+4)-2^{25}) \leq \text{name} < ((PC+4)+2^{25})$        |
| JALR R2             | Jump and link register | $\text{Regs}[R31] \leftarrow PC+4; PC \leftarrow \text{Regs}[R2]$   |
| JR    R3            | Jump register          | $PC \leftarrow \text{Regs}[R3]$   |
| BEQZ R4, name       | Branch equal zero      | if $(\text{Regs}[R4] == 0)$ $PC \leftarrow \text{name}; ((PC+4)-2^{15}) \leq \text{name} < ((PC+4)+2^{15})$ |
| BNEZ R4, name       | Branch not equal zero  | if $(\text{Regs}[R4] != 0)$ $PC \leftarrow \text{name}; ((PC+4)-2^{15}) \leq \text{name} < ((PC+4)+2^{15})$ |

**Figura 4.** Instructiuni de salt si ramificatie

| Instruction type/opcode                       | Instruction meaning  |
|---|--|
| <b>Data transfers</b>                         | <b>Move data between registers and memory, or between the integer and FP or special registers; only memory address mode is 16-bit displacement + contents of a GPR</b> |
| LB, LBU, SB                                   | Load byte, load byte unsigned, store byte  |
| LH, LHU, SH                                   | Load half word, load half word unsigned, store half word   |
| LW, SW  | Load word, store word (to/from integer registers)  |
| LF, LD, SF, SD                                | Load SP float, load DP float, store SP float, store DP float   |
| MOVI2S, MOV2SI                                | Move from/to GPR to/from a special register  |
| MOVFP, MOVDF                                  | Copy one FP register or a DP pair to another register or pair  |
| MOVFP2I, MOV2IFP                              | Move 32 bits from/to FP registers to/from integer registers  |
| <b>Arithmetic/logical</b>                     | <b>Operations on integer or logical data in GPRs; signed arithmetic trap on overflow</b>   |
| ADD, ADDI, ADDU, ADDUI                        | Add, add immediate (all immediates are 16 bits); signed and unsigned   |
| SUB, SUBI, SUBU, SUBUI                        | Subtract, subtract immediate; signed and unsigned  |
| MULT, MULTU, DIV, DIVU                        | Multiply and divide, signed and unsigned; operands must be FP registers; all operations take and yield 32-bit values   |
| AND, ANDI                                     | And, and immediate   |
| OR, ORI, XOR, XORI                            | Or, or immediate, exclusive or, exclusive or immediate   |
| LHI   | Load high immediate—loads upper half of register with immediate  |
| SLL, SRL, SRA, SLLI, SRLI, SRAI               | Shifts: both immediate (S__I) and variable form (S__); shifts are shift left logical, right logical, right arithmetic  |
| S__, S__I                                     | Set conditional: “__” may be LT, GT, LE, GE, EQ, NE  |
| <b>Control</b>                                | <b>Conditional branches and jumps; PC-relative or through register</b>   |
| BEQZ, BNEZ                                    | Branch GPR equal/not equal to zero; 16-bit offset from PC+4  |
| BFPT, BFPF                                    | Test comparison bit in the FP status register and branch; 16-bit offset from PC+4  |
| J, JR   | Jumps: 26-bit offset from PC+4 (J) or target in register (JR)  |
| JAL, JALR                                     | Jump and link: save PC+4 in R31, target is PC-relative (JAL) or a register (JALR)  |
| TRAP  | Transfer to operating system at a vectored address   |
| RFE   | Return to user code from an exception; restore user mode   |
| <b>Floating point</b>                         | <b>FP operations on DP and SP formats</b>  |
| ADDD, ADDF                                    | Add DP, SP numbers   |
| SUBD, SUBF                                    | Subtract DP, SP numbers  |
| MULTD, MULTF                                  | Multiply DP, SP floating point   |
| DIVD, DIVF                                    | Divide DP, SP floating point   |
| CVTF2D, CVTF2I, CVTD2F, CTD2I, CVTI2F, CVTI2D | Convert instructions: CVTx2y converts from type x to type y, where x and y are I (integer), D (double precision), or F (single precision). Both operands are FPRs.     |
| __D, __F                                      | DP and SP compares: “__” = LT, GT, LE, GE, EQ, NE; sets bit in FP status register  |


Figura 5. Setul complet de instructiuni DLX

## Implementarea DLX

Sa pornim la început cu o schema a DLX-ului care *nu* implementeaza conceptul de pipeline. Ea este menita a ne face sa înțelegem mai bine toate etapele prin care trece o instructiune. În schema de mai jos se prezinta o implementare simpla unde orice instructiune se proceseaza în cel mult patru ciclii. Nu este un caz optim de implementare dar este proiectat astfel încât sa realizeze un pas cât mai natural spre cazul *pipeline*. Pentru implementarea de fata s-au



folosit o serie de registri temporari care nu apartin arhitecturii originale; ei au menirea de a simplifica doar trecerea spre o structura pipeline.



### Figura 6. Implementarea simpla DLX

Conform schemei de fata orice instructiune DLX se poate implementa în cel mult cinci cicli. Cei cinci ciclii sunt:

### - Instruction Fetch (IF)

IR                       $\leftarrow$  Mem[PC]

NextPC  $\leftarrow$  PC<sub>+4</sub>

Obține PC-ul și aduce instrucțiunea respectivă din memorie în registrul IR; incrementează PC-ul cu 4, acesta conținând astfel adresa următoarei instrucțiuni din secvența de program. Registrul IR conține instrucțiunea curentă iar NPC conține PC-ul următor.

### - Instruction Decode (ID)

A  $\leftarrow \text{Regs}[\text{IR}_{6..10}]$ ;

$$B \leftarrow \text{Regs}[\text{IR}_{11..15}];$$

$$\text{Imm} \leftarrow ((\text{IR}_{16})^{16} \# \# \text{IR}_{16..31})$$

Decodifica instructiunea si acceseaza setul de registri pentru a citi continutul acestora. Acestia sunt cititi temporar într-un grup de doi registri temporari A si B pentru a putea fi folositi ulterior în cadrul ciclilor ulteriori. Celor mai putin semnificativi 16 biti ai registrului IR li se extinde semnul si vor fi stocati în registrul temporar Imm pentru folosirea în urmatorul ciclu. Decodificarea se face în paralel cu citirea registrilor deoarece câmpurile acestora în formatul instructiunii se afla la locatii fixe. Tehnica poarta numele de *fixed-field decoding*. În acest stadiu se calculeaza si extensia de semn în caz ca aceasta este necesara deoarece portiunea imediata dintr-o instructiune se afla localizata mereu în acelasi loc în orice format DLX.

#### - **Execution (EX)**

În functie de tipul instructiunii DLX avem urmatoarele patru situatii:

- Referinta la memorie:

$$\text{ALUOutput} \leftarrow A + \text{Imm};$$

Se efectueaza adunarea în ALU si se obtine adresa efectiva de memorie care se plaseaza în ALUOutput

- Instructiune ALU de tip Registru-Registru:

$$\text{ALUOutput} \leftarrow A \text{ op } B;$$

Se efectueaza operatia specificata de opcode între valorile continute în cei doi registri si rezultatul se depune în registrul temporar ALUOutput.

- Instructiune ALU de tip Registru-Imediat:

$$\text{ALUOutput} \leftarrow A \text{ op Imm};$$

Se efectueaza operatia ALU specificata de opcode între registru si operandul imediat iar rezultatul se plaseaza în registrul temporar ALUOutput.

- Branch:

$$\text{ALUOutput} \leftarrow \text{NPC} + \text{Imm};$$

$$\text{Cond} \leftarrow (A \text{ op } 0)$$

Pentru a se calcula adresa de salt, ALU aduna NPC cu valoarea din IMM care în prealabil a suferit o extensie de semn. Registrul A care a fost citit în ciclul anterior este verificat pentru a se vedea daca saltul a fost facut sau nu. Op este operatorul relational determinat de opcode-ul branch-ului; de exemplu, pentru instructiunea BEQZ acesta este "=="

Arhitectura Load-Store a DLX-ului se bazeaza pe faptul ca adresele efective si ciclii de executie pot fi combinati într-un singur ciclu deoarece nici o instructiune nu necesita sa calculeze simultan adresa unei date, adresa destinatie a unei instructiuni si sa execute operatia asupra datei. În aceeasi categorie sunt incluse si instructiunile de tip Jump.

#### - **Memory access/branch completion (MEM)**

În acest caz avem trei tipuri de instructiuni:

- Referinte la memorie:

$$\begin{aligned} \text{LMD} &\leftarrow \text{Mem}[\text{ALUOutput}] \text{ sau} \\ \text{Mem}[\text{ALUOutput}] &\leftarrow \text{B}; \end{aligned}$$

Daca instructiunea este un load data este citita din memorie în registrul LMD (Load Memory Register) iar daca este o instructiune de tip store atunci data din registrul B este scrisa în memorie.

- Branch:

$$\begin{aligned} &\text{If (cond)} \\ &\quad \text{PC} \leftarrow \text{ALUOutput} \\ &\text{else} \\ &\quad \text{PC} \leftarrow \text{NPC} \end{aligned}$$

Daca saltul se face PC-ul este înlocuit cu adresa de salt aflata în registrul ALUOutput iar daca saltul nu se face el este înlocuit cu PC-ul incrementat aflat în registrul NPC.

## - Write Back (WB)

- Instructiune ALU registru-registru:

$$\text{Regs}[\text{IR}_{16..20}] \leftarrow \text{ALUOutput};$$

- Instructiune ALU registru –imediat:

$$\text{Regs}[\text{IR}_{11.15}] \leftarrow \text{ALUOutput};$$

- Instructiuni de tip Load:

$\text{Regs}[\text{IR}_{11.15}] \leftarrow \text{LMD};$

Scrie rezultatul în setul de registri fie ca acesta provine din memorie sau din iesirile ALU. Se observa din figura 6 ca la sfârșitul fiecarui ciclu, orice valoare calculata si necesara într-un ciclu ulterior, se memoreaza într-o locatie care poate fii de memorie, registru general, registrul PC sau unul din registrii temporari (LMD, Imm, A, B, IR, NPC, ALUOutput, sau Cond).

În aceasta implementare instructiunile de salt (branch) sunt singurele care reclama doar patru ciclii, celelalte desfasurându-se de-a lungul acinci ciclii masina.

### Implementarea Pipeline la DLX


Daca studiem mai cu atentie schema precedenta a DLX-ului se observa ca implementarea conceptului de pipeline se poate face aproape fara nici o modificare la schema de baza. În aceasta varianta fiecare ciclu masina va deveni o etapa în structura pipeline. Aceasta duce la o executie a instructiunilor ca în secventa de mai jos:

| Numarul ciclului  |    |    |    |     |     |     |     |    |   |
|-------------------|----|----|----|-----|-----|-----|-----|----|---|
| Nr. Instructiune  | 1  | 2  | 3  | 4   | 5   | 6   | 7   | 8  | 9 |
| Instructiunea I   | IF | ID | EX | MEM | WB  |     |     |    |   |
| Instructiunea i+1 |    | IF | ID | EX  | MEM | WB  |     |    |   |
| Instructiunea i+2 |    |    | IF | ID  | EX  | MEM | WB  |    |   |
| Instructiunea i+3 |    |    |    | IF  | ID  | EX  | MEM | WB |   |

|                   |  |  |  |  |    |    |    |     |    |
|-------------------|--|--|--|--|----|----|----|-----|----|
| Instructiunea i+4 |  |  |  |  | IF | ID | EX | MEM | WB |
|-------------------|--|--|--|--|----|----|----|-----|----|

În realitate însă lucrurile sunt un pic mai complexe. Pentru început trebuie să ne asigurăm de faptul că nu încercăm să utilizăm o resursă a sistemului, una din unitățile sale funcționale, de mai multe ori în același ciclu în scopuri diferite. De exemplu, o singură unitate de adunare nu poate fi folosită concomitent la calculul unei adrese efective și la efectuarea unei scăderi oarecare. Ca și în structura anterioară vom folosi o memorie de instrucțiuni diferită față de cea de date care va fi implementată prin cache-uri separate pe instrucțiuni și date (arhitectura Harvard). Se elimină astfel conflictul care ar putea apărea între un fetch instrucțiune și un acces concomitent la memoria de date. Setul de registre se va folosi de două ori în acest caz: odată pentru a citi (ID-ul instrucțiunii) și apoi pentru a scrie rezultatul (WB). Problema scrierii și citirii simultane se va ignora pentru moment.

Datorită structurii pipeline este necesar ca valorile transmise dintr-o etapă în alta să fie stocate în registre intermediare numite registre pipeline (pipeline latches). Astfel ajungem la structura următoare:



**Figura 7.** Implementarea DLX cu structura pipeline

Prin registrii pipeline trec atât date cât și informații de control al fluxului structurii pipeline. Aceste informații trebuie să fie transferate de la un nivel la altul al structurii pipeline până în momentul în care vor fi folosiți. Nu se pot folosi doar registrii temporari datorită faptului că se pot suprascrie valori care nu au fost folosite încă. De exemplu, câmpul unui registru necesar unei scrieri pe parcursul unei operații LOAD sau ALU, este luat din latch-ul MEM/WB și nu din IF/ID. Aceasta deoarece se dorește ca operația respectivă să scrie registrul destinație desemnat de operația respectivă și nu unul din registrii care tranzitează de la IF la ID. Acesta din urmă este copiat dintr-un latch în altul până în faza WB unde este folosit. De remarcat este faptul că primele două etape din structura pipeline sunt independente de tipul de instrucțiune deoarece orice instrucțiune este decodificată doar la finele ciclului ID. Activitatea ciclului IF depinde dacă instrucțiunea este un salt care se face sau care nu se face. Dacă saltul se face atunci adresa de salt este folosită ca PC și pentru a calcula adresa următoare. Pentru a controla fluxul datelor în schema de mai sus este necesar să cunoaștem funcționarea celor patru MUX-uri din figura 7.

Cele două MUX-uri de la intrările ALU sunt utilizate în funcție de tipul instrucțiunii care este dat de câmpul IR din registrul ID/EX. MUX-ul de la ieșirea sumatorului, înaintea registrului IF/ID este utilizat dacă instrucțiunea este un salt. Astfel dacă instrucțiunea este un salt, PC-ul este încărcat cu noua valoare a adresei de salt în cazul în care acesta se face. Noua adresă se obține pe baza fazei EX/MEM. Multiplexorul alege dacă să folosească PC-ul curent sau valoarea din EX/MEM NPC (vezi registrul NPC figura 6). Acest multiplexor este controlat de către registrul EX/MEM cond (registrul *Cond* în figura 6). Cel de-al patrulea multiplexor este setat în funcție de tipul instrucțiunii din ciclul WB: ALU sau LOAD.

Se observă de asemenea necesitatea unui al cincilea multiplexor care să aleagă porțiunea corectă a registrului IR în latch-ul MEM/WB pentru a specifica

registrul destinatie. Acesta poate avea doua variante: registru-registru ALU respectiv ALU-imediat sau LOAD.

| Stage | Any instruction  |   |  |
|-------|--|---|--|
| IF    | IF/ID.IR $\leftarrow$ Mem[PC];<br>IF/ID.NPC, PC $\leftarrow$ (if EX/MEM.cond {EX/MEM.NPC} else {PC+4});  |   |  |
| ID    | ID/EX.A $\leftarrow$ Regs[IF/ID.IR <sub>6..10</sub> ]; ID/EX.B $\leftarrow$ Regs[IF/ID.IR <sub>11..15</sub> ];<br>ID/EX.NPC $\leftarrow$ IF/ID.NPC; ID/EX.IR $\leftarrow$ IF/ID.IR;<br>ID/EX.Imm $\leftarrow$ (IR <sub>16</sub> ) <sup>16</sup> ##IR <sub>16..31</sub> ; |   |  |
|       | ALU instruction  | Load or store instruction   | Branch instruction   |
| EX    | EX/MEM.IR $\leftarrow$ ID/EX.IR;<br>EX/MEM.ALUOutput $\leftarrow$<br>ID/EX.A op ID/EX.B;<br>or<br>EX/MEM.ALUOutput $\leftarrow$<br>ID/EX.A op ID/EX.Imm;<br>EX/MEM.cond $\leftarrow$ 0;  | EX/MEM.IR $\leftarrow$ ID/EX.IR<br>EX/MEM.ALUOutput $\leftarrow$<br>ID/EX.A + ID/EX.Imm;<br><br>EX/MEM.cond $\leftarrow$ 0;<br>EX/MEM.B $\leftarrow$ ID/EX.B; | EX/MEM.ALUOutput $\leftarrow$<br>ID/EX.NPC + ID/EX.Imm;<br><br>EX/MEM.cond $\leftarrow$<br>(ID/EX.A op 0); |
| MEM   | MEM/WB.IR $\leftarrow$ EX/MEM.IR;<br>MEM/WB.ALUOutput $\leftarrow$<br>EX/MEM.ALUOutput;  | MEM/WB.IR $\leftarrow$ EX/MEM.IR;<br>MEM/WB.LMD $\leftarrow$<br>Mem[EX/MEM.ALUOutput];<br>or<br>Mem[EX/MEM.ALUOutput] $\leftarrow$<br>EX/MEM.B;               |  |
| WB    | Regs[MEM/WB.IR <sub>16..20</sub> ] $\leftarrow$<br>MEM/WB.ALUOutput;<br>or<br>Regs[MEM/WB.IR <sub>11..15</sub> ] $\leftarrow$<br>MEM/WB.ALUOutput;   | Regs[MEM/WB.IR <sub>11..15</sub> ] $\leftarrow$<br>MEM/WB.LMD;  |  |

**Figura 8.** Nivelele pipeline DLX

## Bibliografie

- [1] **Hennessy J., Patterson D.** - *Computer Organization and Design: The Hardware / Software Interface*, Morgan Kaufmann Publishers, San Francisco, California, 1994
- [2] **Gründbacher H.** - *Windows Deluxe Simulator - Tutorial*, University of Technology, Viena, 1992